-
- 
-
-
-### 准备 C/C++ 编程（适用开发者）
-
-能走到这里就说明板子已经用起来了，那就来开发吧！在这之前需要**「准备开发环境」**了解如何拷贝文件到板子里，如何搭建本地编译或交叉编译，然后通过**「SDK 开发指南」**学习到如何基于现有的代码进行开发。
-
-- [准备开发环境](https://wiki.sipeed.com/hardware/zh/maixIII/ax-pi/dev_prepare.html)
-
-快速了解现在提供哪些开源代码仓库以及用法，这些开源仓库会持续更新和开放的。
-
-- [SDK 开发指南](https://wiki.sipeed.com/hardware/zh/maixIII/ax-pi/sdk_usage.html)
-
-
-
-### 训练模型部署
-
-初学者训练模型可以从 [AI 开发指南](https://wiki.sipeed.com/ai/zh/deploy/ax-pi.html) 学习如何训练一个最简单的模型到量化转换部署测试。
-
-更专业更深入的调优需要了解 [Pulsar](https://pulsar-docs.readthedocs.io/) ，这是由**「爱芯元智」**自主研发的 all-in-one 神经网络编译器，充分发挥片上异构计算单元(CPU+NPU)算力， Pulsar 工具链核心功能是将 .onnx 模型编译成芯片能解析并运行的 （.joint） 模型。
-
-目前有以下几种部署方式（Pipeline）推荐：
-
-- **libmaix**：并不在意程序的性能和效率，用最快的方式把摄像头图像输入 AI 模型后输出识别结果绘制到显示到屏幕上验证一下识别效果。
-
-- **ax-pipeline**：没有多余的封装，直接操作芯片核心资源 vin \ ivps \ npu \ vo 等硬解设备进行部署开发，可以使模型部署达到一个非常好的效果。
-
-- **IPCDemo**：以效果最好、性能最好、占用最少、稳定可靠、功能最多、确保最终能部署到用户的现场不出问题的框架代码来开发 AI 程序。
-
-#### libmaix 部署
-
-在板子上编译这个示例代码 [axpi_classification_cam](https://github.com/sipeed/libmaix/tree/release/examples/axpi_classification_cam)，然后放入模型运行后即可看到效果，截止 **20221013** 前代码还没有优化所以性能不高只够看个结果，想要效果和性能可以看 **ax-pipeline** 部署。
-
-
-
-
- -
+2. Run command `mntui-connect` to open a wireless internet graphical interface. + \ No newline at end of file diff --git a/docs/hardware/en/tang/tang-primer-20k/examples/led.md b/docs/hardware/en/tang/tang-primer-20k/examples/led.md index e69de29b..4993e669 100644 --- a/docs/hardware/en/tang/tang-primer-20k/examples/led.md +++ b/docs/hardware/en/tang/tang-primer-20k/examples/led.md @@ -0,0 +1,377 @@ +--- +title: Tang Primer 20K Dock Blink Led +tags: Tang Primer 20K Dock，start +keywords: Primer, Tang, Dock， start，20K +desc: Tang Primer 20K Dock start +update: + - date: 2022-12-28 + version: v0.1 + author: wonder + content: + - Init file +--- + +To know a programming language, we start with `hello world`. But in hardware development, we start by blinking a led. + +## Install IDE + +Visit [install IDE](https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-Doc/install-the-ide.html) to prepare the development environment. + +For linux user we suggest using [openfpgaLoader](https://wiki.sipeed.com/hardware/zh/tang/Tang-Nano-Doc/get_started/flash_in_linux.html) to burn the firmware into fpga. + +## New Project + +New Project：File-->NEW-->FPGA Dsign Project-->OK + +
+ 
+
+
+点击 OK 之后会提示让我们输入文件名称，此处以 `led` 为文件名做示范。
+
+
+
+到这里我们就完成文件的创建了，可以直接编写代码了。
+
+
+
+### Verilog 简单说明
+
+Verilog 是一种硬件描述语言，用来对数字电路进行抽象化描述。
+
+Verilog 的基本设计单元是“模块”(module)。
+
+一个模块是由两部分组成的：一部分描述接口，另一部分描述内部逻辑功能，即定义输入是如何影响输出的。
+
+一个模块长成这样：
+
+```v
+module module_name
+#(parameter)
+(port) ;
+ function
+endmodule
+```
+
+模块整体结构由 module 和 endmodule 组成，module 后面跟着的是模块的名称(module_name)，可传递变量参数(parameter)，端口及其方向的申明(port)，紧接着就是内部逻辑功能描述(function) ,最后用 endmodule 来表示这一个模块，描述完毕。
+
+内部逻辑功能通常由 assign 和 always 块完成；其中 assign 语句描述逻辑功能，always 块常用于描述时序功能。
+
+### 阻塞赋值与非阻塞赋值
+
+在时序逻辑描述中，赋值符号有 `=` 和 `<=` 两种。注意 `<=` 在 if 判断语句中为小于或等于，不是赋值符号。
+
+详细解释查看底部的 [阻塞赋值与非阻塞赋值区别](#阻塞赋值与非阻塞赋值区别)
+
+
+### 代码思路
+
+写代码前我们需要先想清楚代码目的：每隔 0.5S 灯闪一次。
+
+对此所画的需求框图如下：
+
+
+
+然后对于 0.5S 我们需要一个计数器来计时，LED 灯闪就是 IO 翻转
+
+
+
+把上面的思维框图具体到实际使用的话，就变成下面的样式了:
+
+
+
+其中 Clock 为时钟源，用来给计时器提供准确的时间。
+
+### 代码描述
+
+根据上文 Verilog 简单说明和所描述的框图，可以所要编写 Verilog 模块有 Clock 和 IO电平 两个端口；
+
+```v
+module led(
+ input Clock,
+ output IO_voltage
+);
+
+endmodule
+```
+
+对于内部的计时模块，Primer 20K 核心板上的晶振为 27MHZ，因此我们每秒钟会有 27000000 个时钟上升沿，想要 0.5S 计数的话那么只需要计数 13500000 次上升沿就好。计数是从 0 开始的，数 13500000 的话就是从 0 数到 13499999。计数完后我们需要设置一个标志位，来通知 LED 的 IO 翻转一下电平。整体计数代码如下：
+
+```v
+//parameter Clock_frequency = 27_000_000; // 时钟频率为27Mhz
+parameter count_value = 13_499_999; // 计时 0.5S 所需要的计数次数
+
+reg [23:0] count_value_reg ; // 计数器
+reg count_value_flag; // IO 电平翻转标志
+
+always @(posedge Clock) begin
+ if ( count_value_reg <= count_value ) begin //没有计数到 0.5S
+ count_value_reg <= count_value_reg + 1'b1; // 继续计数
+ count_value_flag <= 1'b0 ; // 不产生翻转标志
+ end
+ else begin //计数到 0.5S 了
+ count_value_reg <= 23'b0; // 清零计数器，为重新计数最准备
+ count_value_flag <= 1'b1 ; // 产生翻转标志
+ end
+end
+```
+
+对于 LED IO 电平翻转代码如下：
+
+```v
+reg IO_voltage_reg = 1'b0; // 声明 IO 电平状态用于达到计时时间后的翻转，并赋予一个低电平初始态
+
+always @(posedge Clock) begin
+ if ( count_value_flag ) // 电平翻转标志有效
+ IO_voltage_reg <= ~IO_voltage_reg; // IO 电平翻转
+ else // 电平翻转标志无效
+ IO_voltage_reg <= IO_voltage_reg; // IO 电平不变
+end
+```
+
+
+将上面的代码整合后就变成了下面的内容:
+
+```v
+module led(
+ input Clock,
+ output IO_voltage
+);
+
+/**********计时部分**********/
+//parameter Clock_frequency = 27_000_000; // 时钟频率为27Mhz
+parameter count_value = 13_499_999; // 计时 0.5S 所需要的计数次数
+
+reg [23:0] count_value_reg ; // 计数器
+reg count_value_flag; // IO 电平翻转标志
+
+always @(posedge Clock) begin
+ if ( count_value_reg <= count_value ) begin //没有计数到 0.5S
+ count_value_reg <= count_value_reg + 1'b1; // 继续计数
+ count_value_flag <= 1'b0 ; // 不产生翻转标志
+ end
+ else begin //计数到 0.5S 了
+ count_value_reg <= 23'b0; // 清零计数器，为重新计数最准备
+ count_value_flag <= 1'b1 ; // 产生翻转标志
+ end
+end
+reg IO_voltage_reg = 1'b0; // 声明 IO 电平状态用于达到计时时间后的翻转，并赋予一个低电平初始态
+
+/**********电平翻转部分**********/
+always @(posedge Clock) begin
+ if ( count_value_flag ) // 电平翻转标志有效
+ IO_voltage_reg <= ~IO_voltage_reg; // IO 电平翻转
+ else // 电平翻转标志无效
+ IO_voltage_reg <= IO_voltage_reg; // IO 电平不变
+end
+
+
+/**********补充一行代码**********/
+assign IO_voltage = IO_voltage_reg;
+
+endmodule
+```
+
+上面代码最后面补充了一行代码，是因为 IO_voltage 声明在了 port 位置，默认为 wire 型，想要将它与 reg 变量 IO_voltage_reg 连接起来，需要用到 assign 语句。
+
+## 综合，约束，布局布线
+
+### 综合
+
+代码保存后，可以双击 IDE 内部的 Process -> Synthesize 来进行代码综合，将 verilog 代码内容转换为综合网表。
+
+
+
+关于网表有兴趣的可以自己去查阅相关资料，此处不再额外说明。
+
+### 约束
+
+综合完之后我们需要进行管脚约束，才能将所编写的模块端口与 FPGA 引脚相对应，并且实现模块的功能。
+
+点击上图 Synthesize 上面的 FloorPlanner 来进行管脚约束。
+
+
+
+由于是首次创建，所以会弹出下面的对话框，点击 OK 后就弹出了图形化约束交互界面。
+
+
+
+
+
+关于约束的方法可以查看 [SUG935-1.3_Gowin设计物理约束用户指南.pdf](http://cdn.gowinsemi.com.cn/SUG935-1.3_Gowin%E8%AE%BE%E8%AE%A1%E7%89%A9%E7%90%86%E7%BA%A6%E6%9D%9F%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97.pdf)
+
+此处因个人喜所以仅使用下图中 IO Constranins 方法来约束引脚：
+
+
+
+根据[核心板原理图](https://dl.sipeed.com/fileList/TANG/Primer_20K/02_Schematic/)，我们可以知道晶振所输入的引脚为 H11。
+
+
+
+然后结合底板上的 IO 丝印，决定用底板上的 FPGA 的 L14 引脚进行点灯，对应的 LED 编号为 LED4。
+
+
+
+因此对于在 FloorPlanner 交互窗口下面的 IO Constranins 中将 PORT（端口）与 Location（引脚） 分别填入下面的值：
+
+
+
+输入完毕后快捷键 Ctrl + S 来保存一下引脚约束，然后接可以关闭 FloorPlanner 的交互图形界面了。
+
+接着发现在工程项目里面多出来刚刚创建的 cst 文件了，里面的内容也比较好理解。
+
+
+
+### 布局布线
+
+完成约束后就要开始运行布局布线了，目的是为了把综合所生成的网表与我们自己定义的约束来通过 IDE 算出最优解然后将资源合理地分配在 FPGA 芯片上。
+
+双击下体红框处的 Place&Route 就开始运行了。
+
+。
+
+紧接着没有报错，全部通过。就可以开始进行烧录了。
+
+## 烧录固件
+
+Dock 板载了下载器，在 [安装IDE](https://wiki.sipeed.com/hardware/zh/tang/Tang-Nano-Doc/get_started/install-the-ide.html) 地时候我们已经安装了驱动。因此我们将板子与电脑连接起来就行。
+
+
+
+对于 Programmer 软件建议使用高云官网下载到 [点我跳转](http://www.gowinsemi.com.cn/faq.aspx) ，下载下图所示的 Programmer 软件即可。
+
+
+
+### 扫描设备
+
+在使用 Dock 底板的时候不要忘记使能核心板，按下 1 号拨码开关即可。
+
+
+
+双击下图中的下载程序(Program Device) 来运行 Programmer 软件
+
+
+
+然后在打开的页面中点击一下 scan_device 来扫描到我们的设备。
+
+
+
+点击 OK 后就可以进行烧录操作了。
+
+烧录相关的文档可以参考 [SUG502-1.3_Gowin_Programmer用户指南.pdf](http://cdn.gowinsemi.com.cn/SUG502-1.3_Gowin_Programmer%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97.pdf)
+
+### 下载到 SRAM
+
+一般来说这个模式是以用来快速验证所生成的固件是否满足自己目的的。
+
+因为其烧录快的特性所以使用的较多，然是当然断电会丢失数据，所以如果想上电运行程序的话是不能选这个的。
+
+点击 Operation 下面的功能框来打开设备设置界面，接着在 Operation 框中选择 SRAM Program 选项来设置为下载到 SRAM ，最后点击下面的那三个点点框来选择我们所生成的 .fs 下载固件。通常来说下载固件生成与工程文件目录下的 impl -> pnr 目录下。
+
+
+
+接着来点击红框处开始进行烧录
+
+
+
+有问题的话可以前往 [常见问题](https://wiki.sipeed.com/hardware/zh/tang/Tang-Nano-Doc/questions.html) 自行排查。
+
+到这里就下载完成了。
+
+### 下载到 Flash
+
+上面说过下载到 SRAM 是为了快速验证，但是不能上电运行程序。
+所以想要上电运行的话我们需要设置下载到 Flash。
+
+和上面下载到 SRAM 的步骤几乎类似，先点开 Operation 下面的功能框来打开设备设置界面，接着在 Operation 框中选择 External Flash Mode 选项来设置为下载到外部 Flash ，最后点击下面的那三个点点框来选择我们所生成的 .fs 下载固件，通常来说下载固件生成与工程文件目录下的 impl -> pnr 目录下。最后在下面的外部 Flash 选项中选择设备为 Generic Flash 。
+
+
+
+接着来点击红框处开始进行烧录
+
+
+
+然后我们的程序重新上电也能照样运行了。
+
+## 代码结果
+
+如图所示，只有一个灯在闪。
+
+
+
+## 结语
+
+到这里我们就已经完成了 FPGA 的 “Hello world” 了。以后的示例工程不会再叙述新建文件等操作了。
+
+## 阻塞赋值与非阻塞赋值区别
+
+以下内容搬运自 `大猪蹄子` （有改动）：
+
+编写一段简单的代码，对它进行简单的仿真：
+
+```v
+module test(
+ input CLK,
+ input [3:0] A,
+ output reg [3:0] B,C,D,E
+);
+
+always@(posedge CLK)
+begin
+ B <= A;
+ C <= B;
+
+ D = A;
+ E = D;
+end
+endmodule
+```
+
+
+
+根据仿真结果我们可以看出阻塞和非阻塞赋值的差别。这里对比 `B` `C` `D` `E` 四种结果。`<=` 叫做非阻塞赋值，同一个 `always` 中的 `<=` 会同时执行。这就造成了绿框内的情况：`B` 直接被赋予 `A` 的值同时 `C` 被赋予 `B` 的值。由于这两步是同时进行的，就导致 `C` 被赋予的值是 `B` 的旧值，也就造成了图中所示，`C` 的数据变化时钟要慢 `B` 一个时钟周期。再说阻塞赋值 `=`，也就是说同一个 `always` 中上一个 `=` 语句执行完才会执行下一个 `=` 语句。在这个代码中，上一个语句 `D` 已经被赋予了 `A` 的值，才执行把 `D` 的值赋给 `E`，所以 `D` 、`E` 的值在仿真中始终保持一致。
+
+> 不过一般来说，不建议在时序逻辑中使用阻塞赋值 `=`。
+
+也得出了额外两个结论：
+- 第一，输入的数据不是完全有效，以时钟边沿时刻的输入数据为准。`posedge` 就是以上升沿执行，`negedge` 就是以下降沿执行。如果数据维持的时间小于一个时钟周期，就很有可能采集不到（如红框所示）。
+- 第二、每次触发特定时钟边沿，对应的 `always` 块就会从头到尾执行一次代码（如绿框所示），而不是从中间某处执行。
+
+## 常见问题
+
+### No Cable found
+
+检查设备管理器里有没有下图这两个，没有的话需要安装 Programmer 驱动。
+
+
+
+确定有 converter 设备的话在确认用的是不是所要求使用的 Programmer, 本文[这里](#烧录固件)有写过。
+
+### No gowin device found
+
+确认自己使能了核心板。
+
+### 其他问题
+
+前往 [Gowin 板卡常见问题查看](./../../Tang-Nano-Doc/questions.md)
\ No newline at end of file
diff --git a/docs/hardware/en/tang/tang-primer-20k/examples/lite/blink.md b/docs/hardware/en/tang/tang-primer-20k/examples/lite/blink.md
index 5169bc88..e68e1cd7 100644
--- a/docs/hardware/en/tang/tang-primer-20k/examples/lite/blink.md
+++ b/docs/hardware/en/tang/tang-primer-20k/examples/lite/blink.md
@@ -27,8 +27,6 @@ Because of the DDR test function, Core Board will be very hot. you can erase the
Visit [Install IDE](./../../../Tang-Nano-Doc/install-the-ide.md) to prepare the enviroment for this FPGA.
-For windows users, we recommend use this [Programmer](https://dl.sipeed.com/shareURL/TANG/programmer) application install the Programmer application installed with IDE, this can reduce many trobules we will meet.
-
For Linux users, if it's difficult to run Programmer application to burn firmware into fpga, please visit [OpenFpgaloader](https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-Doc/flash-in-linux.html) to see how to use it.
## New Project
diff --git a/docs/hardware/zh/tang/tang-primer-20k/examples/led.md b/docs/hardware/zh/tang/tang-primer-20k/examples/led.md
index 5568a545..708ac7c9 100644
--- a/docs/hardware/zh/tang/tang-primer-20k/examples/led.md
+++ b/docs/hardware/zh/tang/tang-primer-20k/examples/led.md
@@ -18,17 +18,10 @@ update:
对于软件开发来说，输出 `hello world` 就是入门了。对于硬件相关的开发而言，点灯就是同款入门。
-之前的点灯操作在 FPGA 里面都是简单的，困难的恰恰是时序优化等问题。
-
-
-
## 安装 IDE
参考 [安装IDE](https://wiki.sipeed.com/hardware/zh/tang/Tang-Nano-Doc/get_started/install-the-ide.html) 来完成我们需要准备的软件环境。
-Windows 用户建议额外下载一次高云教育版的编程器软件，这样可以避免烧录时因为 Programmer 软件版本不兼容 BL702 下载器而导致的奇怪问题。
-
对于 Linux 用户的话建议使用 [openfpgaLoader](https://wiki.sipeed.com/hardware/zh/tang/Tang-Nano-Doc/get_started/flash_in_linux.html) 这软件来烧录这款设备。
## 新建工程
diff --git a/news/others/20k_lite_start/20k_lite_start.md b/news/others/20k_lite_start/20k_lite_start.md
index 013998ee..f917938c 100644
--- a/news/others/20k_lite_start/20k_lite_start.md
+++ b/news/others/20k_lite_start/20k_lite_start.md
@@ -42,8 +42,6 @@ update:
参考 [安装IDE](https://wiki.sipeed.com/hardware/zh/tang/Tang-Nano-Doc/get_started/install-the-ide.html) 来完成我们需要准备的软件环境。
-对于 Windows 用户需要额外下载一下 [Programmer](https://dl.sipeed.com/shareURL/TANG/programmer) 烧录专用软件可以降低我们在烧录的时候出现问题的可能性。
-
对于 Linux 用户，如果打开 Programmer 烧录软件困难的话，可以使用 [openfpgaLoader](https://wiki.sipeed.com/hardware/zh/tang/Tang-Nano-Doc/get_started/flash_in_linux.html) 这软件来烧录 GW2A-18，相关用法在 [OpenFpgaloader](https://wiki.sipeed.com/hardware/zh/tang/Tang-Nano-Doc/get_started/flash_in_linux.html) 一文中有说明。
## 新建工程